符合 PCIe 5.0 和 6.0 规范的自动化内部/外部电缆和连接器测试解决方案

您的任务

现代数据中心提升了处理能力和存储速度，推动了 PCI Express (PCIe) 数据速率的演变。在 32 GT/s (PCIe 5.0) 和 64 GT/s (PCIe 6.0) 链路速度下，PCB 信号走线的插入损耗非常大。因此，高速 PCIe 信号越来越多地在绕过 PCB 的电缆组件中进行传输。这显著降低了插入损耗，能够延长 PCIe 根复合体与 PCIe 终端之间的距离，并且不会超过通道中规定的插入损耗、回波损耗、串扰和延迟差预算。

PCI-SIG 制定了针对 PCIe 5.0 和 6.0 的 CopprLink 内部/外部电缆和连接器规范，据此定义了内部电缆（机箱内）和外部电缆（机箱间）的标准电缆和连接器配置，并规定了相应的测试项目和一致性测试限值。定制电缆组件通常也会使用这些测试项目进行测试，并相应调整限值以进行合格/不合格分析。测试 PCIe 电缆面临许多挑战，需要使用强大的测试自动化工具来进行高效可靠的测试。

根复合体与终端设备之间的 PCIe 链路由多个通道组成，每个通道都包含两个分别用于传输和接收的差分信号路径。因此，x4、x8 或 x16 通道分别有 8、16 或 32 个差分信号路径，需要通过 32、64 或 128 个端口进行测量。PCIe 5.0/6.0 CopprLink 内部/外部电缆规范规定了多个测试项目，包括插入损耗 (IL)、回波损耗 (RL)、近端串扰 (NEXT) 与近端串扰功率和 (PSNEXT)、远端串扰 (FEXT) 与远端串扰功率和 (PSFEXT)、有效的对内延迟差和通道间延迟差。规范还定义了集成回波损耗 (iRL) 和组件相关集成串扰噪声（ccICN NEXT 和 ccICN FEXT），作为违反相应限值线时的豁免判定标准。

全面测试 x4、x8 或 x16 电缆时，分别需要进行 64、256 或 1024 次四端口测量。为了避免在串扰测试过程中产生测量误差，未使用的端口需要进行端接。

对于在边带信号中进行 PCIe 传输的电缆组件和连接器，可能需要更多的测试端口和测量次数。关键在于实现测试自动化，因为手动测量非常耗时，而且容易出现连接错误。

应用

PCIe 5.0/6.0 电缆测量通常包括以下步骤：

• 准确进行测试夹具建模和去嵌：
  规范定义了测试夹具上靠近电缆连接器的参考平面。每个引入线都需要准确进行表征和去嵌，也就是通过数学方法将其影响从测试结果中消除。需要进行阻抗校正去嵌，以根据测试夹具上每个引入线的特定阻抗特性对其进行准确建模，从而确保测量结果的准确性。
• 校准多端口设备：
  PCIe x4、x8 和 x16 电缆配置分别需要使用具有 32、64 和 128 个端口的测量设备。如果把边带信号也包含在内，就需要更多的测试端口。此类设备的校准相当繁琐，而且容易出错。
• 测量所有 THRU 和串扰路径：
  PCIe x4、x8 和 x16 电缆配置分别需要进行 64、256 和 1024 次四端口测量；如果把边带信号也包含在内，测量次数还会增加。测试自动化非常关键，可以防止连接出错，保证高效进行测量。
• 后处理和报告生成：
  为了在测试报告中进行准确的合格/不合格分析，还必须计算 iRL 和 ccICN 指标。

罗德与施瓦茨解决方案

罗德与施瓦茨推出一套全自动化一致性测试解决方案，包括罗德与施瓦茨矢量网络分析仪、R&S®OSP320 开放式开关和控制单元以及 R&S®ZNrun 自动化软件。该解决方案支持根据 PCIe 5.0 和 6.0 的 CopprLink 内部/外部电缆和连接器规范进行一致性测试，并且可以轻松调整以满足 PCIe 5.0 和 6.0 定制电缆的一致性测试要求。解决方案还将频率范围扩展到超出当前 PCIe 5.0/6.0 规范的要求，因此能够满足即将发布的 PCIe 7.0 电缆和连接器测试规范的要求。

VNA 结合去嵌助手进行准确的测试夹具表征和去嵌

测试夹具通常包括一个 2x-THRU 参考结构和多个引入线。由于这些结构与测试夹具的光纤编织结构方向不同，因此阻抗特性也各不相同。这要求进行准确的阻抗校正，以根据每个引入线的阻抗特性对其进行准确建模，从而确保正确进行去嵌，避免出现干扰反射。

以 R&S®ZNx-K220 为例使用罗德与施瓦茨去嵌助手进行准确的阻抗校正（右图），展示 DUT 和夹具整体结构的结果，以及去嵌后 DUT 的结果。对比时域反射计 (TDR) 结果，表明 2x-THRU 参考结构、A02_A03 整体结构和 A14_A15 整体结构之间的阻抗特性差异。为 A14_A15 计算的引入线夹具模型完全匹配 A14_A15 整体结构的阻抗特性。引入线的影响完全消除，去嵌后 DUT 的阻抗特性显示出没有干扰反射。

罗德与施瓦茨矢量网络分析仪提供 R&S®ZNx-K210 (EZD)、R&S®ZNx-K220 (ISD) 和 R&S®ZNx-K230 (SFD) 去嵌选件，能够以强大的功能和业内出众的精度进行经过阻抗校正的测试夹具表征和去嵌。去嵌助手指导用户进行操作：定义 DUT 拓扑，测量去嵌参考结构（通常为 2x-THRU 样板）与整体结构（DUT 和夹具），计算夹具模型，并将其从测量结果中去除。去嵌助手集成到仪器中，便于立即查看和分析测量结果。

PCIe 5.0 和 6.0 电缆和连接器测试使用 10 MHz 至 24 GHz 的频率范围，步进为 10 MHz。但是，在测试夹具表征和去嵌过程中，40 GHz 频率范围内的时域分辨率通常会更好，模型精度也更高，因此建议使用该频率进行测试。下表列出了推荐的 VNA 型号和配置。

使用半刚性电缆组件的预定义矩阵配置

预定义开关矩阵配置可提供 24、44 和 64 个端口，并支持 40 GHz (2.92 mm) 和 67 GHz (1.85 mm) 连接。该解决方案可以定制，并支持最多 144 个端口的各种开关矩阵配置。开关矩阵包括配备高性能终端 SP6T 开关的模块。该装置将矢量网络分析仪连接到被测的差分信号路径，并对所有其他路径进行端接，以避免在串扰测试过程中由于干扰反射而引起测量误差。

为了最大程度保证回波损耗和相位稳定性，推荐使用半刚性电缆。下表列出了 PCIe 电缆和连接器测试的典型预定义矩阵配置以及所需的半刚性电缆组件。

测试自动化

R&S®ZNrun 自动化软件结合 R&S®ZNrun-K400 和 R&S®ZNrun-K440 选件，能够根据 PCIe 5.0 和 6.0 的 CopprLink 内部/外部电缆规范简单、准确、快速进行电缆组件和连接器的一致性测试。该解决方案能够自动测量各种差分信号对的 IL、RL、NEXT（包括 PSNEXT）、FEXT（包括 PSFEXT）、有效的对内延迟差和通道间延迟差。软件会计算相应的 iRL、ccICN NEXT 和 ccICN FEXT 指标，并生成包含合格/不合格结果的综合性测试报告。

该解决方案具有以下特点

• 高度灵活，支持不同类型的电缆组件和连接器配置。除了针对具有 4、8 或 16 个通道的 PCIe x4、x8 和 x16 的标准测试计划之外，用户还可以为不同通道数的电缆和连接器轻松制定相应的测试计划。这尤其适用于在边带信号中进行 PCIe 传输的电缆和连接器。如果选择的通道数超过矢量网络分析仪与开关矩阵配置中可用端口的数量，用户将按照所需的连接步骤和指导，将开关矩阵连接到测试夹具，并对测试夹具进行端口端接。
• 根据生成的测试计划灵活设置测量。用户可以选择特定的通道和测试项目进行测量，不必使用所有测试项目全面测量所有通道。限值线可以调整，以满足定制电缆组件和连接器的要求。
• 校准程序经过优化，显著减少了校准连接的次数。如第 3 页所示，优化校准基于星形校准，减少了 PCIe x4、x8 和 x16 配置的校准连接次数。对于在边带信号中进行高速传输的 PCIe 电缆组件和连接器，通道、端口和校准连接的数量都会相应增加。
• 全自动化测量，计算相应指标并生成包含合格/不合格结果的测试报告，节省了测试时间，防止连接出错。软件始终将矢量网络分析仪连接到正确的差分信号对，并对所有其他端口进行端接。
• 提供全面 API，可以通过其他软件远程控制测试自动化。

总结

测试解决方案支持根据 PCIe 5.0 和 6.0 的 CopprLink 内部/外部电缆和连接器规范自动进行电缆组件和连接器一致性测试，并可升级以满足未来 PCIe 7.0 规范的要求。自动化测试便于快速准确地进行校准和测量，并生成包含合格/不合格结果的完整测试报告。解决方案自动将矢量网络分析仪切换到被测的差分信号路径，并对所有其他信号路径进行端接，以避免在串扰测量过程中产生干扰反射。此外，该解决方案非常灵活性，可以轻松调整以满足定制电缆配置、测试计划和限值线的要求。软件还可以通过其 API 接口集成到现有的软件环境中。该解决方案不仅满足一致性测试的需求，还可用于研发、回归测试和生产测试等更多应用场景。